Archive for the ‘ 22nm technology ’ Category

GlobalFoundries puts rivals on notice, tips 20-nm process

GlobalFoundries puts rivals on notice, tips 20-nm process.

Despite a sudden lull in the IC market, GlobalFoundries is moving full speed ahead with its aggressive silicon foundry strategy, putting competitors on notice and tipping a 20-nm technology node at its inaugural technology conference. SANTA CLARA, Calif.—Despite a sudden and disturbing lull in the IC market, GlobalFoundries Inc. is moving full speed ahead with its aggressive silicon foundry strategy.

At its inaugural technology event here, GlobalFoundries also fired a warning shot and put its competitors on notice, namely TSMC, UMC and others. Upstart GlobalFoundries is seeking to move up the foundry ranks sooner than later, by planning to double its 300-mm capacity over the next two years, entering new markets like MEMS and analog, and accelerating its leading-edge process development efforts.

As part of those efforts, the company disclosed plans to devise a 20-nm process and rolled out a new, high-end 28-nm offering. It also announced an intellectual property (IP) deal with ARM Holdings plc and said it is developing technology to enable 3-D chips based on through-silicon-vias (TSVs).

Like its rivals, GlobalFoundries’ capacity is tight—and business remains strong—despite a sudden slowdown in select chip markets. The PC market is seeing a slowdown, impacting many foundry customers like AMD, Nvidia, among others. Intel, Micron and others are impacted as well.

However, business is still “very strong,” said Doug Grose, chief executive of privately-held GlobalFoundries, in a brief interview with EE Times, at the company’s  technology here. “I think it will be strong in 2011.”

GlobalFoundries appears to be moving in the right direction. Jim Feldhan, president of Semico Research Corp., said he is impressed with GlobalFoundries’ early efforts since its inception last year. “They have a very aggressive roadmap,” he said, “but now have to execute” to overtake some of the competition.

Execution is a key for GlobalFoundries. While the company has the pieces in place to become a contender, it must make good on its ambitious promises, integrate a recent and huge acquisition, and remain nimble in the competitive foundry front.
In 2009, the chip-manufacturing arm from Advanced Micro Devices Inc. (AMD) was spun off into a new foundry company. The foundry spinoff, GlobalFoundries, is a joint venture between AMD and Abu Dhabi’s Advanced Technology Investment Co. (ATIC).

ATIC plans to boost its stake in GlobalFoundries from about 68 percent to 70 percent. Over time, ATIC will take the entire stake in GlobalFoundries from AMD.
In September, ATIC agreed to acquire Singapore-based Chartered Semiconductor Manufacturing Co. Ltd. for a total of $3.9 billion. Chartered is being folded into GlobalFoundries.

Fighting on two fronts
In simple terms, GlobalFoundries is fighting on two fronts. It is devising silicon-on-insulator (SOI) processes for AMD, which competes with mighty Intel Corp. On the other front, GlobalFoundries is developing  foundry-generic bulk processes to compete against TSMC, UMC, SMIC and others.

Last year, TSMC remained the world’s largest foundry, followed in order by UMC, Chartered, SMIC and GlobalFoundries, according to IC Insights Inc. In 2009, GlobalFoundries had sales of $1.065 billion, while Chartered had sales $1.540 billion, according to the firm.

In 2010, most experts expect GlobalFoundries to leapfrog SMIC and UMC in sales to become the world’s second largest foundry, behind TSMC.  SMIC and UMC are quickly falling behind the leaders in technology.

Both SMIC and UMC are now becoming the “fast followers” in the foundry business. But over time, SMIC and UMC may end up becoming takeover targets, according to observers.

Another leading-edge vendor, IBM Corp., may divest its semiconductor and foundry operations in the distant future, some have speculated.  Some believe GlobalFoundries will likely buy IBM’s chip unit.

In the long run, the leading-edge foundry market could have three strong competitors: TSMC, GlobalFoundries and South Korea’s Samsung Electronics Co. Ltd. GlobalFoundries poses a threat to TSMC in the leading-edge foundry market and deep-pocketed Samsung is pouring millions of dollars into its foundry business.

The dynamics between GlobalFoundries and Samsung are worth watching. IBM, GlobalFoundries, Renesas, Samsung, ST, Toshiba and others are part of IBM’s technology alliance.

One day, a rift could emerge between GlobalFoundries and Samsung. “On one hand, we compete with” Samsung, Grose said. “On the other hand, we cooperate with them.”
In any case, there is a capital spending race between GlobalFoundries, TSMC and Samsung.  TSMC has raised its capital spending to $5.9 billion in 2010.
GlobalFoundries is holding to its previous plan to spend $2.6-to-$2.8 billion in 2010, according to Grose.

No major surprises on process roadmap
Meanwhile, at its technology event, GlobalFoundries outlined its process roadmap, but there were no major surprises on that front, said Dean Freeman, an analyst with Gartner Inc. “They are on track” in terms of their process roadmap, he said.

Perhaps the only surprise was the disclosure of a new 20-nm process on the roadmap. GlobalFoundries declined to elaborate on the 20-nm technology, nor would it discuss the timetable for delivery.

Regarding its process roadmap, GlobalFoundries is more aggressive than most had thought. For example, on the processor side of the business, where it serves AMD, GlobalFoundries’ roadmap “has been the most aggressive it has ever been,” said Doug Freedman, an analyst from Gleacher & Co.

At present, GlobalFoundries has been ramping up 65-nm (and above) processes at Chartered’s Fab 7 facility in Singapore. The Fab 7 facility will ramp “a little bit” of the company’s 40-nm process, Grose said.

GlobalFoundries’ Fab 1 facility in Dresden, Germany, will become the high-volume fab for the company’s 45- and 40-nm processes.  That fab is ramping to 80,000 wafers a month in the facility.

Within the fab, the company is shipping a 40-nm bulk process, based on a low power offering. The Dresden fab is also offering a 45-nm SOI process, mainly for AMD’s processors. By the first half of 2011, GlobalFoundries will bring up a 32-nm SOI with its initial high-k/metal-gate (HKMG) scheme. The 32-nm process is also tuned for AMD’s processors.

Surprisingly, even before 32-nm, GlobalFoundries will tape out a 28-nm bulk CMOS process with HKMG. The 28-nm process, which will initially be a high-performance offering, is expected to tape out by the end of 2010. Both 32- and 28-m HKMG offerings are based on a gate-first scheme.

At the event, the company announced the addition of a new technology offering based on its 28-nm HKMG technology. Scheduled to begin risk production in Q4 2011, the 28-nm High Performance Plus (HPP) technology provides a performance boost of as much as 10 percent over the company’s current 28nm High Performance (HP) offering.

The Dresden fab is starting work to help develop 22-nm CMOS process and will run the process in volume. It is not clear whether the 22-nm will include a departure from the gate-first HKMG technology.

In the future, Fab 1 will also become the home of a new 20-nm pilot line. GlobalFoundries’ wafer fab under construction in New York state, Fab 8, would run the 22-nm production and more advanced nodes.

Construction for Fab 8 started in July of 2009. The fab will have 60,000 wafer starts per month once it goes into full production. Production is expected to go online in 2012.

With risk production set to begin in the second half of 2012, the company is well on its way to delivering 22- and 20-nm technology to customers for product introduction in 2013. The 20-nm technology offerings will come in two varieties: a High Performance (HP) technology designed for wired applications such as servers and media processors, and a 20-nm Super Low Power (SLP) technology designed for power-sensitive mobile applications. – IBM warns of ‘design rule explosion’ beyond 22-nm – IBM warns of ‘design rule explosion’ beyond 22-nm.

PORTLAND, Ore.—An IBM researcher warned of “design rule explosion” beyond the 22-nanometer node during a paper presentation earlier this month at the International Symposium on Physical Design (ISPD).Kevin Nowka, senior manager of VLSI Systems at the IBM Austin Research Lab, described the physical design challenges beyond the 22-nm node, emphasizing that sub-wavelength lithography has made silicon image fidelity a serious challenge.

“Simple technology abstractions that have worked for many generations like rectangular shapes, Boolean design rules, and constant parameters will not suffice to enable us to push designs to the ultimate levels of performance,” Nowka said.

Solving “design rule explosion,” according to Nowka, involves balancing area against image fidelity by considering the physical design needs at appropriate levels of abstraction, such as within cells. Nowka gave examples of how restricted design rules could reap a three-fold improvement in variability with a small area penalty.

Nowka envisions physical design rules beyond the 22-nm node that are more technology-aware and which make use of pre-analysis and library optimization for improved density and robustness, he said.

IBM described a solution to “design rule explosion” at the 22 nanometer node illustrated in an SRAM chip design.

Also at ISPD, which was held March 14 to 17 in San Francisco, Mentor Graphics Corp. proposed that hardware/software co-design be used for chips, their packages and their printed circuit (pc) boards. A Mentor executive offered an example in which a 26 percent cost savings was realized by performing such a co-optimization of all three systems simultaneously.

“Thinking outside of the chip,” was the key, according to John Park, business development manager for Mentor’s System Design division. By optimizing the interconnect complexity among all three levels of a design–chip, package and pc board—Park claimed that pin counts, packaging costs and high speed I/O can be optimized. According to Park, the chip-to-package-to-pc board design flow needs to be performed in parallel because restraints on pc boards often place requirements on package design, while package requirements can in turn constrain chip design, both of which are ignored by current designs flows.

Serge Leef, Mentor’s vice president of new ventures and general manager of the company’s System-Level Engineering division, invited the automotive industry to adopt the EDA design methodology for on-board electronics.

According to Leef, the typical automobile today has up to 60 electronic control units (ECUs), up to 10 different data networks, several megabytes of memory and miles of wiring—all of which could be better designed by EDA-like software.

“Software components are like VLSI macros and standard cells; ECUs are like physical areas on the layout onto which IC blocks are mapped; signal-to-frame mapping is like wire routing,” said Leef.

New software tools are needed, according to Leef, which can copy the EDA methodology but be optimized for solving the simultaneous conflicting constraints in automotive electronics, permitting analysis and optimization of designs in order to reduce the number of test cars that have to be prototyped.

In perhaps the boldest presentation at ISPD, keynote speaker Louis Scheffer, a former Cadence Design Systems Inc. Fellow who is now at Howard Hughes Medical Institute, proposed adapting EDA tools to model the human brain. Scheffer described the similarities and differences between the functions of VLSI circuitry and biological neural networks, pointing out that the brain is like a smart sensor network with both analog and digital behaviors that can be modeled with EDA.

인텔, 프로세서에서 SoC로 사업 방향 전환

::Nikkei Electronics Korea Edition.

인텔, 프로세서에서 SoC로 사업 방향 전환
반도체 업계의 거인 인텔이 TV 등의 임베디드 기기 분야에 뛰어들었다. 최첨단 기술을 동원한 SoC를 이 시장에 투입하겠다는 계획을 밝힌 것이다. PC 시장에서 예전과 같은 폭발적인 성장을 기대하기 힘들게 되자, 인텔은 대단한 의욕을 보이며 SoC 사업에 주력하고 있다. NE-Korea

미국의 인텔이 TV와 블루레이 리코더, 셋톱박스 등 거치형 AV기기, 라우터 등의 네트워크기기 같은 다양한 용도를 위한 SoC(System on Chip) 사업에 본격적으로 나설 계획이라고 발표했다.
인 텔은 지금까지 PC와 서버 용도의 마이크로프로세서를 사업의 중심축으로 삼아왔으나, 이제부터는 전략을 대폭 전환하여 SoC 사업을 향후의 성장동력으로 삼을 전망이다. 인텔의 폴 오텔리니(Paul Otellini) 사장 겸 CEO는 “약 5년 안에 SoC 출하량이 범용 마이크로프로세서 출하량을 능가할 수도 있을 것”이라고 말했다.

한걸음에 45nm 세대로 도약

인텔은 PC용 마이크로프로세서 제조 분야에 도입한 최첨단 제조기술을 SoC에도 적용하여 다양한 제품분야에 연달아 투입할 계획이다.
인 텔은 SoC 사업에 진지하게 임하고 있다. SoC에 첨단 제조기술을 적용하고 있는 것은 그러한 자세를 엿볼 수 있는 좋은 예이다. 인텔은 2009년 9월에 개최한 개발자 회의 ‘IDF 2009(Intel Developer Forum 2009)’에서 거치형 AV기기용 SoC인 ‘인텔 아톰 프로세서 CE4100′(개발코드명: 소더빌(Sodaville))을 발표했다. 이는 인텔의 최첨단 공정인 45nm 세대 기술로 제조한 첫번째 SoC이다.
인텔은 앞으로 이용할 예정인 32nm 세대와 22nm 세대의 제조기술을 마이크로프로세서와 SoC에 거의 동시에 적용할 방침이라고 밝혔다.
인 텔 로직 테크놀로지 디벨로프먼트의 마크 보어(Mark Bohr) 수석 펠로우는 “45nm 세대의 제조기술을 SoC에 적용한 것은 마이크로프로세서에 적용한지 1년 이상 경과한 후였다. 이 시간 차이를 32nm 세대에서는 약 6개월 후로, 22nm 세대에서는 약 3개월 후로 단축할 것”(그림 1)이라고 말했다.

첨단 기술 개발비의 급등

인 텔이 SoC 사업에 커다란 의욕을 내보이고 있는 이유는 크게 세 가지. 첫째 첨단 제조기술 개발비의 급등, 둘째 PC와 서버 출하대수의 감소 등 시장의 침체, 셋째 PC 시장에서 넷북과 같은 저가 노트북PC의 약진을 들 수 있다.
첨단 제조기술 연구개발비는 일반적으로 45~32nm 세대에서는 6~9억 달러가 소요된다. 공장건설 비용도 급등세다. 실제로 인텔은 32nm 세대의 기술을 적용할 4개 반도체 제조라인에 2년 동안 70억 달러를 투입하겠다고 발표했다. 예전과 마찬가지로 ‘무어의 법칙”에 따라 진화를 거듭할수록 비용이 증가해 버리는 상황인 것이다.
이에 반해 정작 PC시장의 성장은 기대할 수 없는 상황이다. 미국 가트너의 조사에 따르면 전세계 PC 및 x86 서버의 출하 대수는 2008년까지는 연간 10% 안팎으로 증가해 왔으나 2009년에는 전년대비 약 2% 감소한 2억8천5백만 대에 머물 전망이다. 이 중에서 10% 가까운 약 2천5백만 대는 저렴한 넷북이다. 이러한 경향이 계속된다면 PC와 서버용 마이크로프로세서 사업만으로는 공정 미세화에 따라 급등하는 개발비를 회수할 수 없을 게 불 보듯 뻔하다.

높은 수준의 연간 매출과 영업이익을 유지하고 있는 인텔이지만, 현행 사업 형태 그대로는 더 이상의 성장을 기대할 수 없다(그림 2). SoC라는 새로운 시장 개척에 눈을 돌린 것은 인텔로서는 불가피한 선택인 셈이다.

아톰 CPU를 SoC에 채용
인텔은 45nm 세대에 이어 32nm 세대와 22nm 세대에서도 SoC를 제공할 방침임을 확실히 밝히고 있다(그림 3). 예컨대 32nm 세대의 SoC는 2009년 9월 현재 12품종 이상을 개발 중이다.

인 텔은 32nm 세대의 제조기술을 PC용 마이크로프로세서의 일부 품종에 2009년 내에 도입했다. 이를 확장한 제조기술을 채용하게 될 SoC도 수년 이내에 시장에 투입할 계획이다. 오텔리니 사장은 “현재 SoC 개발에는 수천 명의 엔지니어가 관여하고 있으며, 인텔은 향후에도 SoC 사업에 막대한 투자를 계속할 것”이라고 밝혔다.
SoC 제품의 기반을 이루는 것은 넷북 등의 용도로 제작된 저전력의 x86 마이크로프로세서 ‘아톰(Atom)’ 시리즈이다. 오텔리니 사장은 “45nm 세대에서 등장한 아톰 프로세서는 의료기기와 보안관련 기기 등을 포함하여 누계로 4백60 품목에 채용이 결정되었다”고 밝혔다. 그러한 아톰의 CPU 코어를 45nm 세대 SoC인 CE4100과 소형 인터넷단말기용 SoC(개발코드명: 린크로프트(Lincroft)), 가정용 네트워크용 SoC 등에 적용했다. 그리고 32nm 세대와 22nm 세대에 순차적으로 도입할 아톰 시리즈의 후속 CPU 코어도 각종 SoC의 차세대 제품으로 활용될 전망이다.
45nm 세대의 첫 번째 SoC로 등장한 CE4100은 인텔이 TV와 셋톱박스 등을 위해 개발한 SoC의 제 3세대 제품에 해당한다. 이 CE4100을 이전 세대의 2개 품종과 비교해 보면 인텔의 태도가 갑자기 변하여 PC와 SoC를 동일한 비중을 갖고 취급하기 시작했음을 알 수 있다.

수요 발굴을 위한 노력
제 1세대 제품에는 영국 ARM의 CPU 코어를 독자적으로 확장한 ‘엑스스케일(XScale)’ 코어를 채용했다. 사실 제 1세대 제품이 등장한 것은 인텔이 2006년에 엑스스케일 사업을 미국의 마벨 테크놀로지 그룹(Marvell Technology Group)에 매각한 이후의 일이었다. 2008년의 제 2세대 제품에는 ‘펜티엄(Pentium) M’ 프로세서용 CPU 코어를 채용했으나, 그 당시 이미 펜티엄 M 프로세서는 시장에서 모습을 감춘지 몇 년이 지난 시점이었다. 즉, 제 2세대 제품까지 인텔은 SoC는 PC용 프로세서와는 별도 계통의 제품으로 인식하여 몇 년 전의 기술을 적용해 온 것이다. 그러나 이번 CE4100에서는 45nm 세대의 제조기술과 함께 아톰 같은 현행 제품에 사용되고 있는 신기술을 적용했다.
다만, 인텔에는 “단순히 고성능 SoC를 제공하는 것만으로는 세트업체의 관심을 끌지 못한다”는 위기감이 존재한다. 소프트웨어로 대부분의 처리를 실행하는 PC에서는 반도체의 미세 가공기술의 진전으로 인한 프로세서의 성능 향상이 보다 고도의 소프트웨어 수요를 창출했다. 그러나 SoC에서는 CPU 코어의 성능 향상이 그다지 중시되지 않는 경우가 많다.
CE4100를 발표한 인텔의 에릭 김(Eric Kim, 김병국) 수석 부사장 겸 디지털 홈 그룹 총괄 매니저는 “TV의 사용자 체험과 사업 모델에 변혁을 일으키자”며, TV 프로그램을 시청하는 단말기로서의 TV를 거실의 새로운 컴퓨터로 변모시킬 것을 제안했다. 그 한 예로 EPG(Electronic Program Guide)기능의 고도화와 네트워크를 사용한 사용자간 커뮤니케이션 서비스의 실장 등을 제시하고 기존의 TV에서는 기대하지 않던 기능을 소프트웨어를 통해 실현하자고 주장했다(그림 4).

이 는 PC 분야에서의 성공 체험을 다양한 제품 분야로 확대하고자 하는 인텔의 구상을 상징한다. 또한 기존 기기를 보다 소프트웨어 지향적인 기기로 재정의하자고 호소하고 있는데, 이를 통해 첨단 기술을 적용한 인텔의 SoC에 대한 수요를 촉발하고자 하는 것이다.

첨단 제조기술 연쇄 도입
인 텔은 예전의 마이크로프로세서 사업과 마찬가지로 반도체 제조 기술의 진화를 SoC 사업의 원동력으로 생각한다. 인텔의 기술 및 제조그룹 총괄부 밥 베이커(Bob Baker) 매니저 겸 수석 부사장은 “무어의 법칙은 앞으로도 우리에게 기회를 가져다 줄 것”이라고 말했다. 인텔은 미세화를 통해 처리성능 향상과 새로운 회로 블록의 집적을 진행시켜 경쟁 제품에 대한 비교 우위성을 강조해 나갈 계획이다.
인텔은 이를 위한 제조기술 개발도 순조롭게 진행되고 있다고 주장한다. 보어 수석 펠로우는 “2009년 4/4분기에 개시할 32nm 세대에 대한 범용 마이크로프로세서의 현재 양산 수율이 45nm 세대 제조기술의 2년 전 수율보다 높다”며, 계획대로 순조롭게 진행되고 있는 상황임을 강조했다.
32nm 세대의 SoC 제조 기술은 이를 바탕으로 하며, 45nm 세대에 비해 트랜지스터의 스위칭 속도를 22% 향상시키고, 누설 전력을 10분의 1로 감축하는 등 용도에 적합한 SoC를 제조할 수 있게 할 것이다. 구체적으로 살펴보면, 인텔은 (1) 로직 트랜지스터 3종(고성능, 표준, 저전력), (2) I/O 트랜지스터 구동 전압 3종(1.2V,1.8V,3.3V), (3) SRAM 3종(고밀도, 저전력, 고속)을 공급할 예정이다.
2011 년에 도입할 예정인 22nm 세대에 대해서는 SRAM과 로직 및 기타 회로를 만든 검증용 칩을 제작했다고 밝혔다(그림 5). 이 검증용 칩에는 SoC 제조에 필요한 혼합신호 회로도 집적해 놓았다. 여기에는 22nm 세대의 제조기술을 범용 마이크로프로세서에서 시작한 후에 이를 단기간에 SoC에도 적용하려는 인텔의 의도가 담겨 있다.

PC 용 마이크로프로세서도 ‘SoC적”으로 진화되고 있다. 32nm 세대에서 제조하는 ‘웨스트미어(Westmere)” 아키텍처의 마이크로프로세서에서는 GPU와 메모리 컨트롤러 회로를 집적한 칩을 CPU 코어의 칩과 동일한 패키지에 담는다. GPU에는 비디오 디코더도 포함된다.
또한, 32nm 세대의 기술로 제조하는 새로운 아키텍처 ‘샌디 브리지(Sandy Bridge)’에서는 CPU와 GPU,메모리 컨트롤러 회로를 한 개의 칩에 집적한다. 이는 이미 PC용 SoC라고 불러도 좋을 정도이다.

토모히사 타케이(Tomohisa Takei) – Top 15 technology challenges for 22-nm node – Top 15 technology challenges for 22-nm node.

4_BeSang.pdf (application/pdf 객체)

4_BeSang.pdf (application/pdf 객체).

2007 Stanford 3D workshop_1_Nishi_Stanford.pdf

WebCite query result.

5_M_GuillomIBM FinFETs for the 22 nm technology.pdf (application/pdf 객체)

5_M_GuillomIBM FinFETs for the 22 nm technology.pdf (application/pdf 객체).